Previous Doc

Next Doc First Hit Go to Doc#

Generate Collection

L4: Entry 11 of 15

File: JPAB

Dec 24, 1979

PUB-NO: JP354162472A

DOCUMENT-IDENTIFIER: JP 54162472 A TITLE: PLASMA PROCESSING METHOD

PUBN-DATE: December 24, 1979

INVENTOR-INFORMATION:

NAME

COUNTRY

KOSHIMIZU, HIROSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

APPL-NO: JP53071932

APPL-DATE: June 13, 1978

US-CL-CURRENT: 438/706; 438/FOR.117, 438/FOR.120

INT-CL (IPC): H01L 21/302

ABSTRACT:

PURPOSE: To reduce the dispersion in the result of processing, by containing the semiconductor substrate in the plasma processing tool, heating it outside the plasma processing unit at more than the processing temperature, and performing plasma processing in the processing unit after keeping the substrate and the tool at the same temperature.

CONSTITUTION: The SiO2 film 2 and the Si3N4 film 3 are coated in lamination on the surface of the semiconductor substrate 1, the photo resist pattern 4 is formed on the film 3, and it is clipped with the plasma etching tool 5 of Al) Further, it is heat-treated at 150°C under N2 atomosphere for about one hour for the baking of the resist 4 and also the temperature of the tool 5 is increased. After that, it is left for about 10 minutes, and the tool 5 is put in the plasma etching unit together with the substrate 1 and it is heated to about 40°C with external heater under vacuum. Further, the substrate is etched with CF4 flowed and the resist 4 is removed by changing the gas to O2. Thus, no etching deficiency is caused at the part in contact with the tool 5 and its vicinity 6 due to temperature decrease, to constitute the entire surface uniform.

COPYRIGHT: (C)1979, JPO&Japio

<u>Previous Doc</u> <u>Next Doc</u> <u>Go to Doc#</u>

(9日本国特許庁(JP)

(1)特許出願公開

(A)

昭54—162472

Mint. Cl.2 H 01 L 21/302 **②日本分類** 99(5) C 3

庁内整理番号 ◎公開 和54年(1979)12月24日

発明の数 家香請求 未請求

(全 3 頁)

60プラズマ処理方法

昭53-71932 创特.

图53(1978) 6 月13日 **忽出**

東京都港区芝五丁目33番1号 日本電気株式会社内

の出 顧 人 日本電気株式会社

東京都港区芝五丁目33番1号

人 弁理士 内原晋

2 特許普求の領域

ラズマ処理装置外でプラズマ処理鑑定よりも高い 基度に加熱する工程と、その製一定時間放棄した 後、前記治具に収納された半導体基準をブラズマ B袋量に入れ、所定器度でプラズマ処裁する工 祖を合む事を得徴とするプラズマ処理方法。

本発明は半導体装置の製造におけるプラズマ気

単連化基金基金化かいて、プラズマ処理化エッ ナンダ及びフォトレツストの散会等に用いられて いるが、一致的をプラズマ処理装置は円筒型の発

パッチ方式の場合1階ととの再獲性が問題 ってくるポプラメマ処理のようを化学反応では個 ーターを取付けたものがあり、これを使用す ることによりプラズマ条件に関係をく延度条件を 一定にてきるようになりプラズマ処理の再項件は 大俣に向上している。

しかしながら1 ペッテ内の半導体基板内にかけ / 学訂正 る処理結果のベラッキ(何えばプラズマエッテン ではエッテンダ不足等、プラズマ製造ではフォ トレジストの残りが生ずる)は改善されていない。 特化半導体基本がアフィマ処理用治具と要する部分 分でパラッキが発生し、この原因はプラズマ処理 (197年) 用物具と単導体基復との熱容量の強から起るもの

すなわち、第1歳はプラズマ処理装置内にアル ミニタム製のプラズマ処理用合具(10m6のア

10

20

ルは神を使った治具)及び半導体基板(3インテ すのウェハー)を入れ、数値使内を実空にし外部 より海外と一ターで加熱した時の両者の温度上昇 を示すものであるが、両面からわかるように、半 導体基板に比べ首配治具の熱容量の方がはるかに 大きく、半導体基板がプラズマ処理に進した温度 になった時点でも治具の温度はまだ低温の状態に ある。そのため半導体基板の首配治具に振ったが 対配パラッキの原因とをつていた。なか、首配の 変差がきわめて大きいの域が熱により温度を上げ が実空で外部熱症からの傾射熱により温度を上げ ているためである。

使来は半等体基板の直接も小さく、パターンサイズも大きかったため、質配ペラフキもある程度 無視し得たが、近年、平等体基板の直径が大きく かつパターンテイズが微鏡化するにつれて無視で きなくなってきた。つまり、質配換具の故容量を 減少させようとすれば、換具自体を小型化するし かないが、基板の大量化により換具も大張化せる 特徴昭54〜162 472(2) るを得せくをり、かつ基板収納の自動化が進んで 徴具の無容量はむしろ大きくなる傾向にある。

本発明は上記の欠点を散き、半導体基板内の処 ツ 理論果のパラッキを最小に押えることのできるプ / 常加正 ラズマ処理方法を提供するものであり、具体的に は半導体基板とプラズマ処理用治具の温度をほぼ 両一にする事により解決するものである。

本発明を図页を参照して評細に説明すると、第 2 図にかいて150℃の商処理炉中に平準体施収と アルミニウム製のプラズマ処理用商具を入れた時 の温度上昇を示す。同図からわかるように、半導 体差板が150℃になった時点でプラズマ処理用商 具はまだ130℃である。

第8回において1500の簡単理に入れて一定職 度になった要求り出した時の半導体基板とアルミ コクム製のプラズマ処理用番具の製度降下を示す。 同酸によれば半導体基板が重量に長った時点でも なかプラズマ処理用番具は500である。本発明 はこの原理を利用し、あらかじめプラズマ処理し ようとする半導体基板をプラズマ処理用番具に収

新し、熊島県を行なった後、プラズマ島圏条件に 応じた一定時間の放置冷却ののち、鉄配半導体基 板を外等に一ターで加騰し、仮配半導体基板とア ラズマ島選用治具がほぼ内一裏変になった時点で プラズマ島選丁る事を発覚とする。

次に本発明の方法を強化ケイ素裏のプラズマエ フテングに適用した場合の英語例で説明する。

中等体基板1を高級の軟化学開集中に入れ表面 に酸化膜2を100点 成長させた後、0 V D 法で 強化ケイ栄護3を2000点 被着する(第4階)。 次いで公知のフォトレジスト技術を用いて前配理 化ケイ栄養3上にフォトレジストパターン4を形成する。(第5間)。

次化プラズマエッテング用語具に首配半導体基 製を収納し、150℃、Neがス字間気中で1時間 無処率し、フォトレジストのペーキングを行なう と同時に首配語具の製皮上外を行なう。 鉄路処理 長10分間放産した後に首配語具に入った半導体 基板をプラズマエッテング装置に入れ実型に引き つつ外等ヒーターで半導体基板40℃になるまで 加熱する。半導体基板が4.8 DKをったらCP。 ガスを液し真空度0.5 全日・1 高周後出力150 2 空間で サで1.8 分間エッナングしたのちガスを0。 K何 替えフォトレジストを除去する(ほ6回)。 との 時間配告具の重度は8.5 D~4.5 Dでほぼ半導体 基板と同一の重度に保たれたため、半導体基板内 でのエッナングのパラミヤはほとんどまくなった。 1 学順正

すなわち従来の方法では第7回に示す様にアラーズマ処理用的具5と要する部分及びその近後6で 業度低下によるエッテンダ不足が発生するためエッテンダ時間を追加する必要ががあった。このため半導体基板の周辺で首配的具と描していない毎分がオーバーエッテとを9、似なはだしい時は下地の酸化酸及びシリコンもエッテンダされる場合があったが、本発明の方法では追加エッテンダの必要はなく半導体基板全面に均一をエッテンダ水可能となった。

本実施例ではプラズマエッテングに適用した例 であったが、本発明がプラズマエッテング以外の プラズマ毎連全数に適用できることは言うまでも

20

15

10

10

15

20

* 100

以上評領に説明したように、本場明の方法によれば、半年体帯板とフラズマ処理用告兵の前等量が異なっていても何一重変でプラズマ処理する事が可能であり、プラズマ処理時の重変に応じた単処理及び放置冷却を行ええばよいので非常に信仰である。

4 製面の笛手を登り


第1~第3周は半導体基板と収納各具の品度上 外及び下降を示す自動館、第4億~第6億位本発 質の実施例を示す工程の所通数、第7億位使失方 決の場合にベラフキを生する状態を示す半導体基 板の平面間である。

A……学事体基权の監度上昇または下岸自務、 B……由其の進度上昇または下岸自務、1……学 導体基板、2…一度化模、2.3′……強化ケイ 素質、4……フォトレジストペターン、5……プ ラズマ処理用告具、6……エッテンダ不足の発生 する部分。

代据人 分理士

内 単





第 1 図

